搜索

Coypright◎2012-2018 北京长城航空测控技术研究所      京ICP备09097201号-2

中国航空工业集团公司北京长城航空测控技术研究所《测控技术》杂志社版权所有
地址:北京市亦庄经济技术开发区经海二路航空工业科技商务园9号楼 邮编:101111 
编辑部:010-65667497;
广告部:010-65667357;

发行部:010-65667497;
网管部:010-65667357;

扫码关注微信公众号

本网站为《测控技术》指定官方网站

按应用领域分类

按应用领域分类

按应用领域分类

测控技术

研华+瑞芯微:研华助力国产替换,锚点推出ARM-Based系列工业级产品
TwinCAT Wind 和超采样技术助力实现高效的风机状态监测
Bosch Sensortec BHI260AB和BHA260AB智能传感器中枢
从机器自动化到智慧城市,研华Edge AI推动实时边缘智能
罗德与施瓦茨展示5G NR FR1和FR2信令测试
研华推出应用于工业物联网领域FPM-1150G工业显示器
新思科技推出全新ARC HS4x/4xD开发套件
苹果首次应用ToF,深感影像时代正在走来

知识工程

微视频

STMicroelectronics STM32L5超低功耗MCU提升安全防御能力
高效、易配置的 DALI-2 照明解决方案
Achronix采用新思科技DesignWare IP解决方案加速高性能数据以及FPGA的开发
Qorvo QPF7219 Wi-Fi集成前端集成edgeBoost功能以扩大Wi-Fi 6覆盖范围
以AI当靠山大幅提升散热片质量检测效率
利用PicoScope的高级触发功能高效捕获RFID卡调制信号
德勤、HPE、PTC和NI联合推出交钥匙物联网解决方案
为光伏电站保驾护航! 限时免费试用

测控技术

知识工程

微视频

STMicroelectronics STM32L5超低功耗MCU提升安全防御能力
高效、易配置的 DALI-2 照明解决方案
Achronix采用新思科技DesignWare IP解决方案加速高性能数据以及FPGA的开发
Qorvo QPF7219 Wi-Fi集成前端集成edgeBoost功能以扩大Wi-Fi 6覆盖范围
以AI当靠山大幅提升散热片质量检测效率
利用PicoScope的高级触发功能高效捕获RFID卡调制信号
德勤、HPE、PTC和NI联合推出交钥匙物联网解决方案
为光伏电站保驾护航! 限时免费试用

测控技术

知识工程

微视频

中国航空工业集团公司   中航高科智能测控有限公司  北京瑞赛长城航空测控技术有限公司   中国航空工业技术装备工程协会  中国航空学会

中国航空工业集团公司北京长城航空测控技术研究所 《测控技术》杂志社版权所有
地址:北京市亦庄经济技术开发区经海二路航空工业科技商务园9号楼 邮编:101111 
编辑部:010-65667497;
广告部:010-65667357;

发行部:010-65667497;
网站管理部:010-65665345

SiP产品的叠层测试方法

浏览量
【摘要】:
摘要:将多片存储芯片焊接在叠层PCB上,利用SiP技术堆叠在一起,极大提高了单位面积的存储容量,在航空航天领域有广泛用途,然而将存储芯片焊接在叠层PCB的过程中难免会出现虚焊、芯片损坏等问题导致产品失效。本文提出了利用泰瑞达MagnumII存储器测试系统对存储芯片焊接到叠层PCB之后进行测试的方法,对焊接失败的存储芯片进行剔除,提高了成品率,节约了生产成本,在生产中是一种很有必要,很有效的方法。

SiP产品的叠层测试方法

汤凡,张水苹,占连样,王烈洋

 

摘要:将多片存储芯片焊接在叠层PCB上,利用SiP技术堆叠在一起,极大提高了单位面积的存储容量,在航空航天领域有广泛用途,然而将存储芯片焊接在叠层PCB的过程中难免会出现虚焊、芯片损坏等问题导致产品失效。本文提出了利用泰瑞达MagnumII存储器测试系统对存储芯片焊接到叠层PCB之后进行测试的方法,对焊接失败的存储芯片进行剔除,提高了成品率,节约了生产成本,在生产中是一种很有必要,很有效的方法。

关键词:SiP,存储芯片,MagnumII存储器测试系统

1 引言

        随着航空航天、军事电子等技术的高速发展,对数据的存储需求越来越大,同时还需要最大限度的实现小型化、轻量化,面对大量的存储需求,通常做法是增加存储芯片的数量,这导致占用大量的PCB面积,同时走线长,容易引起电磁干扰(EMI)和信号完整性(SI)等问题。

使用SiPSystem in Package[1]技术将多片存储芯片先焊接在叠层PCB上,经过垂直堆叠、灌胶、固化、切割、表面金属化、激光刻槽等工艺将多片芯片整合成一个存储模块,在不额外占用PCB面积下极大提高了存储容量。

由于叠层PCB较薄,质地偏软,容易出现虚焊等不良现象,尤其是焊接BGA芯片更容易出现虚焊现象,其中某一片芯片焊接不良会导致整个模块报废,造成很大损失。在提高工艺水平的同时,有必要开发相应的方法进行检测,而测试则是最准确,最快捷,最方便的方法。对焊接在叠层PCB上的芯片进行测试,其难点在于如何设计能够装载焊接后芯片的测试夹具,以及开发相应的测试程序。

2 测试夹具

测试夹具的设计关键在于如何将焊接后的芯片引脚引出,我们通过在叠层PCB背面增加额外的接触点(见图2),该接触点与芯片的引脚相连,再将焊接芯片的叠层PCB放在专用测试夹具上(见图3),测试夹具有相应的针脚与叠层PCB的接触点相接触,测试夹具背面安装有与MagnumII存储器测试系统测试板(loadboard匹配的针脚,可以直接插在该测试板上,这样焊接后的芯片引脚能够与测试系统的测试通道相连,利用MagnumII存储器测试系统即可对焊接后的存储芯片进行测试,根据测试结果剔除焊接失效芯片,保证堆叠的芯片均正常,从而提高了良率,节约了成本。

1 焊接在叠层PCB上的存储芯片

2 叠层PCB背面

3 测试夹具

3.  MagnumII 存储器测试系统[2]

Magnum II存储器测试系统(见图4)是Teradyne公司生产的存储器专用测试系统,每个组装板(Site  Assembly Board64个独立的测试通道结构,每个测试通道均有独立的时序和电平。Magnum II测试系统有着强大的算法向量(pattern)生成模块APGAlgorithmic Pattern Generator),最大能够支持24bit行选、24bit列选、36bit数据位宽和18个片选,可生成各种向量,如棋盘格(checkerboard),反棋盘格(checkerboard invert)March,全1,全0,累加数等等,采用这些向量可以对存储器进行较为全面的测试。

4 Magnum II存储器测试系统

4 存储器测试向量[4]

       测试向量是施加给存储器芯片的一系列功能组合,用来测试芯片的功能、时序参数、工作电流等。存储器的故障模型有多种,包括固定型故障(Stuck At Faults,SAF, 地址解码器故障(Address Decoder Faults, AF, 变迁故障(Transition Faults, TF,桥接故障(Bridge Faults, BF,耦合故障(Coupling Faults, CF)和向量敏感故障(Pattern Sensitive Faults, PSF)等[3],这些故障必须通过特定的测试向量来加以分析。在Magnum II存储器测试系统中,产生功能测试向量有多种方法,使用较多的有两种:一是通过APG生成的Memory Test Pattern,二是Logic Test Pattern

       Memory Test Pattern的生成采用C语言,编程灵活,使用此种方式可以很方便地生成存储器的各种功能向量。而Logic Test Pattern则是直接控制每个周期中存储器各引脚的电平,各引脚的电平激励以及IO口数据读取清晰明了,但由于自身固有限制难以生成对存储器全空间测试的向量。

       在生成测试向量时,需先定义管脚,时序等参数。在程序中Pin Assignments用来定义存储器管脚和存储器管脚与测试通道的对应关系,Pin Scramble用来定义APG与测试通道的对应关系, Timing用来定义测试时序,而 .pat文件中存放的是各种测试向量。

                                                                    

    .pat文件中,Memory Test Pattern格式如下:

              xalu          xmain, xcare, coff, hold, dxmain, oxmain

              yalu          ymain, xcare, coff, hold, dymain, oymain

              datgen   jamjam, udatajam

              udata   0XAA

              chips      cs_WR

              pinfunc  tset3, adhiz, ps1

                                                                                    

上面这段向量代码的功能是向指定的X Y存储地址中写入0XAA,调用的Pin Scramble为事先定义的ps1timingtset3

       Logic Test Pattern格式如下:

                                                                    

%%vecdef  IO15,IO14,IO13,IO12,IO11,IO10,IO9,IO8,IO7,IO6,IO5, IO4,IO3,

IO2,IO1,IO0,CS,CKE,CLK1,CLK2,RAS, CAS, WE,DQML,DQMH,LDQS,UDQS,

BA1, BA0, A13, A12, A11, A10, A9, A8, A7, A6, A5, A4, A3, A2, A1, A0

%vec 01010101 01010101 cs_WR 00000000 00000000  tset3, ps_lvm

                                                                    

其中%%vecdef用来定义Logic Test Pattern对应的存储芯片管脚,上面这段Logic向量代码的功能是向存储地址0中写入0X55,调用的Pin Scrambleps_lvm, Timingtset3

5 叠层芯片测试

       此次测试的叠层芯片为IS4216320B,是一款BGA封装的32M×16 bits SDRAM,由于叠层PCB偏软,焊接时容易出现虚焊等故障,且仅靠目检不易发现,通过测试就很容易发现此类故障。

       对焊接在叠层PCB上的SDRAM存储芯片进行功能测试,交流参数测试[5],直流参数测试,其中功能测试是核心部分。测试算法有多种,选用哪些算法需考虑时间,测试的目的,成本等等。

       针对IS4216320B这款SDRAM,按照直流参数测试包括ContinuityLeakageISBICCVOH/VOL,交流参数测试为tAAtOEtACS, 功能测试包括全空间0x000xFFCheckerboard 以及Checkerboard Invert测试,功能测试所用的向量均为APG所产生。通过测试,可以很容易的发现焊接有问题的芯片,可以对故障进行分析,查找原因,对工艺进行改进,提高良率,如果不事先进行测试,叠装后发现故障,不但难以进行故障分析,而且导致生成成本增加。

6 结论

       通过精心设计叠层芯片测试夹具,以及开发相应的测试程序,很好的解决了叠层芯片测试问题,便于发现故障,定位故障,有利于改进工艺,降低生成成本,产品良率达到98%以上,极大提高了生产效益。

 

参考文献:

[1] International Technology Roadmap for Semiconductors 2003 edition, Assembly and Packaging [Z]. Semiconductor Industry Association Report, Sematec Inc.2003.

[2]NEXTEST,Magnum 2 Test System PV Maintenance Manual.

[3]杨四洲,关于基于存储器故障的测试算法探讨,科技信息 2013年第13期。

[4]NEXTEST,Magnum 2 Test System PV Programming Manual.

[5]Guy Perry. The Funamentals of Digital Semiconductor Testing, West Coast Office,  Version 3.0, Jan. 2002.

 

知识工程

按照应用领域分类

按照技术领域分类

视频展示

相关文件

暂时没有内容信息显示
请先在网站后台添加数据记录。