搜索

中国航空工业集团公司北京长城航空测控技术研究所《测控技术》杂志社版权所有
地址:北京市亦庄经济技术开发区经海二路航空工业科技商务园9号楼 邮编:101111 
编辑部:010-65667497;
广告部:010-65667357;

发行部:010-65667497;
网管部:010-65667357;

扫码关注微信公众号

本网站为《测控技术》指定官方网站

Coypright◎2012-2018 北京长城航空测控技术研究所      京ICP备09097201号-2

按应用领域分类

按应用领域分类

按应用领域分类

测控技术

富士施乐采用新思科技的ZeBu服务器,开发新一代多功能打印机SoC芯片
NI和Eta Wireless合作加速开发宽带数字包络跟踪技术,扩展5G毫米波数据速率和覆盖范围
研华科技与广和通联合发布5G SD-WAN创新终端
康耐视推出AlignSight 对位传感器系列 经济实惠的一体化解决方案,适用于视觉引导的机器人(VGR)和平台对位应用
Pickering Interfaces公司推出了成套LXI微波开关和信号路由子系统
康泰克推出12至57VDC宽范围直流电源输入,有着优异的耐环境性的小型嵌入式PoE交换集线器
泓格发布挥发性有机化合物/温度/湿度/露点温度数据记录器CL-208-E
艾讯科技发布边缘运算人工智能系统AIE100-903-FL四核心模块

知识工程

微视频

你手中的快递都经历了什么?| 威图助力京东打造亚洲一号仓库
成功案例 | 威图广厦之荫 金凤凌空展翅
应用案例:混合动力火箭发动机点火测试
AI赋能再破局—聚焦研华科技如何引领工业制造AI落地应用
风光储一体化方案助力智慧能源实现多能互补
成功案例 | 绿色出行,共建可持续未来
西门子与 SAP携手加速工业数字化转型
赋能数字化转型和设备运维,福禄克测试方案2020年将会给业界带来哪些惊喜?

测控技术

知识工程

微视频

你手中的快递都经历了什么?| 威图助力京东打造亚洲一号仓库
成功案例 | 威图广厦之荫 金凤凌空展翅
应用案例:混合动力火箭发动机点火测试
AI赋能再破局—聚焦研华科技如何引领工业制造AI落地应用
风光储一体化方案助力智慧能源实现多能互补
成功案例 | 绿色出行,共建可持续未来
西门子与 SAP携手加速工业数字化转型
赋能数字化转型和设备运维,福禄克测试方案2020年将会给业界带来哪些惊喜?

测控技术

知识工程

微视频

中国航空工业集团公司   中航高科智能测控有限公司  北京瑞赛长城航空测控技术有限公司   中国航空工业技术装备工程协会  中国航空学会

中国航空工业集团公司北京长城航空测控技术研究所 《测控技术》杂志社版权所有
地址:北京市亦庄经济技术开发区经海二路航空工业科技商务园9号楼 邮编:101111 
编辑部:010-65667497;
广告部:010-65667357;

发行部:010-65667497;
网站管理部:010-65665345

基于MAGNUM 2的DDR1测试方法

浏览量
【摘要】:
摘要:DDR即双倍速率SDRAM(Dual Date Rate SDRAM),是一种易失性、高速、动态随机访问的存储器,与SDR SDRAM相比,DDR在时钟的上升沿和下降沿均读取数据,因此数据传输率高。本文简要介绍了DDR1存储器,提出了基于Magnum 2测试系统的DDR1测试方法,对DDR1的直流参数、交流参数以及功能进行了测试,论述了测试的关键技术。

 

汤凡,张水苹,占连样,王烈洋

(珠海欧比特宇航科技股份有限公司,珠海 519080)

摘要:DDR即双倍速率SDRAM(Dual Date Rate SDRAM),是一种易失性、高速、动态随机访问的存储器,与SDR SDRAM相比,DDR在时钟的上升沿和下降沿均读取数据,因此数据传输率高。本文简要介绍了DDR1存储器,提出了基于Magnum 2测试系统的DDR1测试方法,对DDR1的直流参数、交流参数以及功能进行了测试,论述了测试的关键技术。

关键词:DDR1Magnum 2测试系统

A Testing Method of DDR1 on Magnum2

Tang fan, Zhang Shuiping, Zhan Lianyang, Wang lieyang

 (Zhuhai Orbita Aerospace Technology Co., Ltd., Zhuhai 519080, China)

Abstract: DDR, Dual Date Rate SDRAM, is a kind of volatile, high speed, dynamic random access memory. Compared with SDR SDRAM, DDR has a higher data transfer rate for data can be accessed on the rising and falling edge of the clock. This paper introduces DDR1 memory briefly and presents a test method of DDR1 on Magnum2 testing system. Besides, the static parameters, dynamic parameters and function are tested. And a key testing technology is discussed.

Keywords: DDR1, Magnum 2 Testing System

 

 

1.         引言

相对于SDR SDRAMDDR SDRAM在时钟的上升沿和下降沿均读取数据,因此在同等时钟频率下读取速率翻倍,此外,DDR功耗也有显著的降低。现如今随着半导体技术的发展DDR存储器的工作频率越来越高,DDR存储器已经发展到了4代,最高频率可达4GHz,而且电压更低,在这种情况下,研究DDR存储器的测试日益被重视,国内外有许多团队在对DDR的测试进行研究[1-2]。本文以镁光公司生产的MT46V64M16[3] DDR1存储器为例,对其进行了基于Magnum 2测试系统的测试技术的研究。

2.         MagnumII 存储器测试系统[4]

Magnum II存储器测试系统是Teradyne公司生产的存储器专用测试系统,每个Site Assembly Board具有64个独立的测试通道结构,每个测试通道均有独立的时序和电平。Magnum II测试系统有着强大的算法向量生成模块APGAlgorithmic Pattern Generator),最大能够支持24bit行选、24bit列选、36bit数据位宽和18个片选。

3.         MT46V64M16 DDR1存储器结构

MT46V64M16由存储阵列(memory array)、命令译码器(command decode)、模式寄存器(mode registers)、地址寄存器(address register)、刷新计数器(refresh counter)、行地址锁存器和译码器(row address latch and decoder)、列地址锁存器和译码器(column address latch and decoder)、DQS发生器(DQS generator)、输入寄存器(input register)等组成,如图1所示。

存储阵列由16位的存储单元构成,每个存储单元都有各自唯一的地址,通过地址译码电路选中指定的单元进行操作。存储单元中读取的信号比较弱,因此需要放大器进行放大后再输出。

1 MT46V64M16 DDR1结构

4.         DDR1的初始化

DDR存储器在使用前需对其进行初始化,初始化的主要作用是等待电源稳定和时钟稳定,并对模式寄存器(Mode Register)和扩展模式寄存器(Extended Mode Register)进行配置,设置CLBLDLL等相关参数。初始化顺序如下图所示:

                 2 DDR1 初始化流程图

5.         DDR1直流参数测试

直流参数测试主要包括:开/短路测试(O/S),开/短路测试又称为连通性测试(continuity),通过测试每个引脚内部保护二极管的管压降是否正常来判断引脚的连通性是否正常,一般来说测试时必须先进行连通性测试;输入漏电流(ILIH/ILIL)和输出漏电流(ILOH/ILOL)是在电源电压为0时,输入引脚和输出引脚施加高电平和低电平的电流,该电流表征的是引脚之间的直流阻抗;ICC测试的是芯片工作时消耗的电流,该电流表征的是芯片的功耗;输出高/低电平测试(VOH/VOL)测试的是IO引脚在输出高电平和输出低电平时的电压大小。

6.         DDR1交流参数测试

交流参数表征的是芯片的工作性能,一般用搜索法来测试交流参数,下面以在Magnum 2测试系统上测试tAC参数为例来介绍测试机如何进行交流参数的测试,tAC是时钟沿到输出数据有效的时间,该参数越小则芯片响应速度越快。

搜索法的具体思路为假设t0时刻为时钟的上升沿或下降沿,随后在t0+tSTEP进行读数据,如果读取成功,则tAC=t0+tSTEP,如果读取失败则在t0+2tSTEP时读取数据,如此循环直到读取成功为止。搜索法比较简单,tSTEP的大小决定了测试的精度,如果tSTEP设置的比较小,那么测试耗用的时间势必较长。

测试前现将芯片装载到测试座上,见图3Magnum 2的测试软件[5]是在VC下编写的,文件pin_assignments.cpp中定义芯片的各引脚,并定义引脚与Magnum 2系统测试通道的连接关系,这样就实现了芯片与测试系统的连接。在文件voltage.cpp中定义电源电压、输入高低电平的电压值以及IO引脚的负载电流,文件timing.cpp中定义的是各引脚在每个周期(Cycle)中的波形,文件pin_scramble.cpp中定义的是各引脚与向量生成器(APG)的连接关系,以上就完成了交流测试前的配置工作。

3 Magnum 2测试系统

芯片的功能是通过向量生成器生成的向量(pattern)来实现的,在VC下向量代码如下图所示。

4 读向量代码

4中,xaluyalu来用产生行地址和列地址,datgen是用来产生数据,该数据与芯片的IO引脚的数据进行比对,如果相同则测试通过,如果不同则测试失败,chipspinfunc用来定义该cycle 中各引脚的波形,mar用来指示该段代码的功能,在上图中mar的参数为read,说明该段代码是用来读IO数据的。

5为搜索法的测试代码,该代码中设置测试周期为5ns,搜索步长为0.02/5 ns,搜索范围为0.15*5ns~0.35*5ns,如果测试通过则停止搜索。搜索法简单方便,是一种常用的交流参数测试方法,如果精度要求不高,则步长可以适当加长以提高测试效率。

5 搜索法代码

7.         DDR1功能测试

存储器的功能算法有多种,如全0、全1、棋盘格、反棋盘格、累加数、march等等,不同的算法检测的故障不同,测试的覆盖性不同,耗用的时间也不同,可以根据测试的目的来选择。

以棋盘格算法为例对MT46V64M16 DDR1进行功能测试,表1为棋盘格算法向量表。由表1可知,每个存储单元存储的数据与周围存储单元存储的数据互为反码,因此在读写时,每个周期(cycleIO管脚的数据都改变一次。

1 棋盘格向量

列地址

行地址

0

1

2

27-1

0

0XAA

0X55

0XAA

0X55

1

0X55

0XAA

0X55

0XAA

2

0XAA

0X55

0XAA

0X55

0X55

0XAA

0X55

0XAA

210-1

0XAA

0X55

0XAA

0X55

存储在进行操作时,应该严格按照时序图来进行,图5MT46V64M16 的写时序图,在进行写操作时,DQSDQS#由外部输入,数据与DQSDQS#的边沿对齐,数据的建立时间与保持时间需满足时序要求,数据在DQSDQS#的上升沿与下降沿写入存储单元中。

5 MT46V64M16 DDR1写时序

写操作的向量代码如图6所示,xaluyalu来用输出行地址和列地址,datgen是用来产生数据,该数据直接输出到存储器的IO管脚,chipspinfunc用来定义周期中各引脚的波形,该波形 满足图5的时序要求。MT46V64M16 DDR1存储器的列地址有10位,行地址有13位,bank地址3位,因此图6中的向量代码需循环2^26次才能满足测试覆盖性的要求。

6 写向量代码

7MT46V64M16 的读时序图,在进行读操作时,DQSDQS#由基片输出,数据在时钟的上升沿或者下降沿后,经过tAC时间从IO管脚输出。读操作的向量代码见图3,为了满足测试覆盖性读向量代码需循环2^26次。

7 MT46V64M16 DDR1读时序

8.         测试结果

       2所示为MT46V64M16 DDR1的参数标准以及实测结果,由表2的测试结果可知,在规定的测试条件下实测结果均在标准范围内,证明了测试方法的正确性。

 

2 直流参数和交流参数测试结果

 

技术参数

符号

测试条件

最小值

最大值

单位

实测值

操作电流

IDD0

tRC = tRC (最小值);

tCK = tCK (最小值); DQ,DM ,DQS每一个时钟改变一次,输入的地址和控制信号每两个时钟改变一次

145

mA

88

操作电流

IDD1

Burst = 4; tRC = tRC (最小值);

tCK = tCK (最小值);

I OUT =0mA,输入的地址和控制信号每一个时钟改变一次

195

mA

150

预充电静态电流

(掉电模式下)

IDD2P

tCK = tCK (最小值)

CKE = (LOW)所有的banks空闲

10

mA

6.5

空闲静态电流

IDD2F

CS# = HIGH;所有bank闲置;tCK = tCK (最小值);

 CKE = HIGH;

V IN = VREF  for DQ, DQS, and DM输入的地址和控制信号每两个时钟改变一次

60

mA

45

激活状态静态电流(掉电模式下)

IDD3P

tCK = tCK (最小值);

CKE = LOW部分的bank激活

30

mA

27

激活状态静态电流

IDD3N

CS# = HIGH;

CKE = HIGHtRC = tRAS (MAX); tCK = tCK (最小值);一个bank激活在预充电状态

45

mA

41

读操作电流

IDD4R

tCK = tCK (最小值);

I OUT = 0mA,突发长度为2,连续突发模式,部分bank激活

245

mA

210

写操作电流

IDD4W

tCK = tCK (最小值); 突发长度为2,连续突发模式,部分bank激活

250

mA

  200

自动刷新突发电流

IDD5

tRC = tRFC(最小值)

330

mA

270

自刷新电流

IDD6

CKE 0.2V

9

mA

3

读操作电流

IDD7

Burst = 4tCK = tCK (最小值);输入的地址和控制信号只在激活读和写命令时改变

495

mA

330

时钟上升沿和下降沿到DQ输出有效时间

tAC

VDD=1.8V

VIL= 0.2xVDD, VIH= 0.8xVDD

VOL = VOH = VDD/2

IOL = 10mA, IOH =-10mA

-450

+450

ps

220

时钟上升沿和下降沿到DQS输出有效时间

TDQSCK

-450

+450

ps

235

 

9.         结论

本文介绍了Magnum 2测试系统和MT46V64M16 DDR1存储器,提出了一种测试MT46V64M16 DDR1存储器的测试方法以及测试代码的编写,并对该存储器的连通性、直流参数、交流参数和功能进行了实测,验证了测试正确性。

 

参考文献:

[1] CC ChungPL ChenCY Lee. An All-Digital Delay-Locked Loop for DDR SDRAM Controller ApplicationsJ. International Symposium on Vlsi Design20061-4.

[2] T KirihataG MuellerB JiG Frankowsky. A 390-mm 216-bank1-Gb DDR SDRAM with hybrid bitline architectureJ.IEEE Journal of Solid-State Circuits19993411):1580-1588.

[3] Micron, MT46V64M16 datasheet, REV. AA07/14 EN.

[4] NEXTEST, Magnum 2 Test System PV Maintenance Manual.

[4] NEXTEST, Magnum 2 Test System PV Programming Manual.

 

 

 

知识工程

按照应用领域分类

按照技术领域分类

视频展示

相关文件